-
เกร็ก เบลด์1บริการดีที่สุด ราคาดีที่สุด 2หวังว่าเราจะได้ทําธุรกิจกันมากขึ้นในอนาคต 3เนื่องจากคุณบริการดีมาก ผมจะแพร่กระจายข่าวดีเกี่ยวกับซีซีแอนฟอร์เวอร์ ระหว่างสมาชิกสมาชิกของนันชาง CJ-6
-
อาร์ชัด ซาลีม1ผมจะไม่ติดต่อกับบริษัทใด ๆ โดยตรง คุณจะเป็นแหล่งแหล่งของฉันในจีน 2พวกคุณเยี่ยมมาก เรามีความร่วมมือที่เรียบร้อยและประสบความสําเร็จ นี่คือผลการร่วมมือของเรา
ชิ้นส่วนการบิน EPM7256EGI192-20 แหล่งจ่ายไฟ FPGA - ภายใน 4.5V ~ 5.5V

ติดต่อฉันเพื่อตัวอย่างฟรีและคูปอง
วอทส์แอพพ์:0086 18588475571
วีชัต: 0086 18588475571
สกายเป: sales10@aixton.com
หากคุณมีปัญหา เราให้ความช่วยเหลือออนไลน์ตลอด 24 ชั่วโมง
xผศ | อินเทล | ชุด | MAX® 7000 |
---|---|---|---|
บรรจุุภัณฑ์ | ถาด | แหล่งจ่ายแรงดัน - ภายใน | 4.5V~5.5V |
จำนวนมาโครเซลล์ | 256 | จำนวนประตู | 5,000 |
อุณหภูมิในการทำงาน | -40°C ~ 85°C(TA) | ประเภทการติดตั้ง | พื้นผิวติด |
เน้น | ส่วนเครื่องบิน FPGA โฟลเตจซัพพลาย,ส่วนเครื่องบินภายใน 4.5V ~ 5.5V |
ชิ้นส่วนการบิน EPM7256EGI192-20 แหล่งจ่ายไฟ FPGA - ภายใน 4.5V ~ 5.5V
คำอธิบายของชิ้นส่วนการบิน:
ตระกูล MAX 7000 ของ PLD ที่มีความหนาแน่นสูงและประสิทธิภาพสูงนั้นใช้สถาปัตยกรรม MAX รุ่นที่สองของ Alteraสร้างขึ้นด้วยเทคโนโลยี CMOS ขั้นสูง ตระกูล MAX 7000 ที่ใช้ EEPROM มีเกทที่ใช้งานได้ 600 ถึง 5,000, ISP, การหน่วงเวลาแบบพินต่อพินที่เร็วถึง 5 ns และความเร็วเคาน์เตอร์สูงถึง 175.4 MHzอุปกรณ์ MAX 7000S ในเกรดความเร็ว -5, -6, -7 และ -10 รวมถึงอุปกรณ์ MAX 7000 และ MAX 7000E ในเกรดความเร็ว -5, -6, -7, -10P และ -12P สอดคล้องกับ PCI กลุ่มผลประโยชน์พิเศษ (PCI SIG) ข้อมูลจำเพาะ PCI Local Bus การแก้ไข 2.2ดูตารางที่ 3 สำหรับระดับความเร็วที่มี
คุณสมบัติของชิ้นส่วนการบิน:
■ อุปกรณ์ตรรกะที่ตั้งโปรแกรมได้บน EEPROM ประสิทธิภาพสูง (PLDs) ที่ใช้สถาปัตยกรรม MAX® รุ่นที่สอง
■ 5.0-V in-system programmability (ISP) ผ่าน IEEE Std ในตัวอินเทอร์เฟซ 1149.1 Joint Test Action Group (JTAG) มีอยู่ในอุปกรณ์ MAX 7000S
– วงจร ISP เข้ากันได้กับ IEEE Std.1532
■ รวมอุปกรณ์ 5.0-V MAX 7000 และอุปกรณ์ MAX 7000S ที่ใช้ ISP 5.0-V
■ วงจรทดสอบการสแกนขอบเขต JTAG (BST) ในตัวในอุปกรณ์ MAX7000S ที่มีมาโครเซลล์ตั้งแต่ 128 เซลล์ขึ้นไป
■ ตระกูล EPLD สมบูรณ์ที่มีความหนาแน่นของลอจิกตั้งแต่ 600 ถึง 5,000 เกทที่ใช้งานได้ (ดูตารางที่ 1 และ 2)
■ ความล่าช้าของลอจิกแบบพินต่อพิน 5-ns พร้อมความถี่เคาน์เตอร์สูงสุด 175.4-MHz (รวมถึงการเชื่อมต่อระหว่างกัน)
■ มีอุปกรณ์ที่รองรับ PCI
ข้อมูลจำเพาะของชิ้นส่วนการบิน:
พิมพ์ | คำอธิบาย |
หมวดหมู่ |
วงจรรวม (ไอซี) ฝังตัว CPLDs (อุปกรณ์ลอจิกที่ตั้งโปรแกรมได้ที่ซับซ้อน) |
ผศ | อินเทล |
ชุด | MAX® 7000 |
บรรจุุภัณฑ์ | ถาด |
สถานะสินค้า | ล้าสมัย |
โปรแกรม Digi-Key | ไม่ได้รับการยืนยัน |
ประเภทที่ตั้งโปรแกรมได้ | EE พีแอลดี |
เวลาหน่วง tpd(1) สูงสุด | 20 น |
แหล่งจ่ายแรงดัน - ภายใน | 4.5V~5.5V |
จำนวนองค์ประกอบลอจิก/บล็อก | 16 |
จำนวนมาโครเซลล์ | 256 |
จำนวนประตู | 5,000 |
จำนวน I/O | 164 |
อุณหภูมิในการทำงาน | -40°C ~ 85°C (TA) |
ประเภทการติดตั้ง | พื้นผิวติด |
บรรจุภัณฑ์ / กล่อง | 192-บีพีจีเอ |
แพ็คเกจอุปกรณ์ซัพพลายเออร์ | 192-พีจีเอ (44.7x44.7) |
หมายเลขผลิตภัณฑ์พื้นฐาน | EPM7256 |